PECE PCT/JP03/00362

日本国特許庁 JAPAN PATENT OFFICE

28.02.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 1月17日

REC'D 25 APR 2003

WIPO

PCT

出願番号

Application Number: 特願2002-008501

[JP2002-008501]

出 願 人 Applicant(s):

[ST.10/C]:


日本電気株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 4月 8日

特 許 庁 長 官 Commissioner, Japan Patent Office 太田信一



【書類名】

特許願

【整理番号】

34103634

【提出日】

平成14年 1月17日

【あて先】

特許庁長官殿

【国際特許分類】

H03H 9/25

【発明の名称】

弾性表面波素子及び半導体装置の製造方法

【請求項の数】

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

服部 渉

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100096231

【弁理士】

【氏名又は名称】

稲垣 清

【電話番号】

03-5295-0851

【手数料の表示】

【予納台帳番号】 029388

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9303567

【プルーフの要否】

要



【発明の名称】 弾性表面波素子及び半導体装置の製造方法

【特許請求の範囲】

【請求項1】 圧電体基板上にレジストを塗布するステップと、

所望の凹凸パターンを表面に形成した型板を、前記圧電体基板上のレジストに 押し付けて、レジスト溝パターンを形成するステップと、

前記レジスト溝パターンに基づいて電極膜パターンを形成するステップとを有することを特徴とする弾性表面波素子の製造方法。

【請求項2】 前記電極膜パターンを形成するステップは、電極膜を堆積するステップと、該電極膜の一部を前記レジスト溝パターンと共に除去するリフトオフステップとを有する、請求項1に記載の弾性表面波素子の製造方法。

【請求項3】 前記レジストを塗布するステップに先立って電極膜を堆積するステップを有し、前記電極膜パターンを形成するステップは前記電極膜をパターニングする、請求項1に記載の弾性表面波素子の製造方法。

【請求項4】 前記型板が、シリコン、シリコン酸化膜、シリコンガラス、サファイア、サファイアガラス、高分子樹脂、インバー、アンバー、又は、コバールから成る、請求項1~3の何れかに記載の弾性表面波素子の製造方法。

【請求項5】 前記凹凸パターンが、電子ビーム露光を用いたリソグラフィーによって前記型板上に形成される、請求項1~4の何れかに記載の弾性表面波素子の製造方法。

【請求項6】 前記型板の表面に、疎水基を有する有機高分子薄膜を形成した、請求項1~5の何れかに記載の弾性表面波素子の製造方法。

【請求項7】 前記レジスト溝パターンを形成するステップに後続して、レジスト溝パターンをアッシングするステップを更に有する、請求項1~6の何れかに記載の弾性表面波素子の製造方法。

【請求項8】 前記電極膜パターンの電極幅が0.4 μ m未満である、請求項1~7の何れかに記載の弾性表面波素子の製造方法。

【請求項9】 基板上にレジストを塗布するステップと、

所望の凹凸パターンを表面に形成した型板を、前記基板上のレジストに押し付

Ŋ

けて、レジスト溝パターンを形成するステップとを有することを特徴とする半導 体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は弾性表面波素子及び半導体装置の製造方法に関し、特に高周波領域や 短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安価に 量産できる製造方法に関する。

[0002]

【従来の技術】


弾性表面波素子は、圧電体基板上に形成したすだれ状電極によって、基板表面に弾性表面波を発生する素子であり、無線通信分野では、帯域フィルタや共振器などとして広く用いられている。特に、帯域通過フィルタとして使用すると、誘電体フィルタや積層LCフィルタに比して、小型で、かつ急峻な帯域外除去特性を有している。このため、弾性表面波素子は、携帯電話等に用いられる帯域通過フィルタとしての主流を占めている。また、電気・通信の分野のみでなく、DNAを配列させる際に用いられるなど、生化学分野を含めた多岐の分野で使用されるようになってきている。

[0003]

無線通信分野で使用する弾性表面波素子は、弾性表面波を圧電体基板上に発生させるすだれ状電極を有しており、そのすだれ状電極の幅は、使用周波数により定まる波長に依存する。例えば、弾性表面波素子を共振器として使用する場合には、すだれ状電極の幅は、弾性表面波の音速を共振器の共振周波数により除して得られる波長の1/4の値に設定される。近年、通常の光を用いたフォトリソグラフィー技術の進展により、無線通信分野では、Bluetoothや無線LAN等で使用される周波数2.4GHz帯に適合する、電極幅0.4μmのものまで製品化されている。

[0004]

弾性表面波素子上に、微細な電極パターンを形成する方法としては、リフトオ



[0005]

【発明が解決しようとする課題】


近年、使用できる周波数資源の逼迫と無線通信のブロードバンド化に伴い、通信で使用する電波の周波数帯がより高周波数帯に移行している。例えば無線LANに使用される周波数帯は2.4GHz帯に引き続いて、5GHz帯、26GHz帯とその周波数帯が高くなっている。また、第4世代携帯電話に使用される周波数帯も、5GHz帯か、又はそれ以上の周波数帯になると予想されている。これに伴い、弾性表面波素子には、高周波領域や短波長領域で使用するのに適した性能が要求される。

[0006]

上述のように、すだれ状電極の幅は、使用する周波数によって決定され、使用する周波数が高いほど電極幅は狭くなる。ここで、高周波帯で使用する、特に電極幅の狭い弾性表面波素子の製造に際しては、電極幅の誤差を小さくするために、高精度なレジストパターンを形成する必要がある。

[0007]

例えば、圧電体基板としてLiTaO3基板を用いて弾性表面波素子を製造する際には、高周波数化に伴う弾性表面波の短波長化に対応して、0.4μm未満の電極幅を、1%以下の誤差範囲内で実現できる高精度なレジストパターンを必要とする。従来の通常の光を用いたフォトリソグラフィー技術ではこのような高精度なレジストパターンを形成することは困難であった。圧電体基板として、他の材質の基板、例えばLiNbO3基板、水晶基板、ダイヤモンド薄膜基板、又は、ZnO薄膜基板を用いた場合であっても、音速の違いから、多少の電極幅の違いはあるが、



[0008]

一方、微細で高精度のレジストパターンを形成できる技術として、レジストを電子ビームで照射して露光するリソグラフィー技術がある。この技術では、1ナノメーター以下の精度で0.4μm未満の電極幅を実現できる。しかし、電子ビーム露光によるレジストパターンの形成では、電子ビームでレジスト上をパターンに沿って描画していくため、一括露光できるフォトリソグラフィー技術と比較してスループットが低いという欠点があった。更に、極めて高精度であるため、外気温の変化による基板の熱膨張や伸縮等に起因する描画の経時変化による誤差も無視できず、量産には問題があった。

[0009]

本発明は、上記従来技術の問題を解決し、高周波領域や短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安価に量産できる、弾性表面波素子及び半導体装置の製造方法を提供することを目的とする。

[0010]


【課題を解決するための手段】

上記目的を達成するために、本発明の弾性表面波素子の製造方法は、圧電体基板上にレジストを塗布するステップと、所望の凹凸パターンを表面に形成した型板を、前記圧電体基板上のレジストに押し付けて、レジスト溝パターンを形成するステップと、前記レジスト溝パターンに基づいて電極膜パターンを形成するステップとを有することを特徴とする。

[0011]

本発明によれば、レジストパターンを形成する工程において、レジスト膜の表面に型板を押し付けることにより、当該レジスト膜を所望の凹凸を有するパターンに成型する。従って、光や電子ビームを用いた露光工程は存在せず、また、レジストに型板押しするだけの一括転写方式であるため、寸法精度が高い電極幅を有する弾性表面波素子を、スループット高く製造できる。

[0012]



[0013]

レジストを型板によってパターニングする工程を用いることにより、寸法精度 が高いパターンをスループット高く形成できる。

[0014]

本発明の弾性表面波素子の製造方法では、前記電極膜パターンを形成するステップは、電極膜を堆積するステップと、該電極膜の一部を前記レジスト溝パターンと共に除去するリフトオフステップとを有することができ、或いは、前記レジストを塗布するステップに先立って電極膜を堆積するステップを有し、前記電極膜パターンを形成するステップで前記電極膜をパターニングしても良い。

[0015]

本発明の弾性表面波素子の製造方法は、前記凹凸パターンが、電子ビーム露光を用いたリソグラフィーによって前記型板上に形成されることが好ましい。


型板の作製方法として、電子ビーム露光を用いたリソグラフィー技術を採用することにより、ナノメーターオーダーの精度で、パターンを形成できる。更にこの型板を再利用することにより、外気温差等から発生する電子ビーム露光における経時的な変化が生じない。

[0016]

また、本発明の弾性表面波素子では、前記型板が、シリコン、シリコン酸化膜、シリコンガラス、サファイア、サファイアガラス、高分子樹脂、インバー、アンバー、又は、コバールから成ることが好ましい。

型板の材質として微細加工に優れるシリコンやシリコン酸化膜、又は石英等熱 膨張率の小さく硬いシリコンガラス、サファイア、サファイアガラス、或いは、 加工しやすい高分子樹脂、金属素材であれば熱膨張率の小さいインバー、アンバ ー、コバールを使用することが望ましい。

[0017]



[0018]

本発明の弾性表面波素子の製造方法は、前記レジスト溝パターンを形成するステップに後続して、レジスト溝パターンをアッシングするステップを更に有することが好ましい。この場合、凹部に残存するレジストを除去することにより、電 極用金属膜が剥離する事態を防止できる。

[0019]

本発明の弾性表面波素子の製造方法は、前記電極膜パターンの電極幅が 0.4 μ m未満であることが好ましい。

本発明方法は、特に、主として使用する周波数が2.5GHz以上であるか、 主として使用する弾性表面波の波長が1.6μm未満である弾性表面波素子を製 造する場合に用いると、効果的である。

[0020]

【発明の実施の形態】


以下、図面を参照し、本発明の実施形態例に基づいて、本発明を詳細に説明する。図1は、本発明の一実施形態例の弾性表面波素子の製造方法の手順を示している。図2は、図1の弾性表面波素子の製造方法の製造過程を、製造工程毎に模式的に示している。図1及び図2を参照して、弾性表面波素子の製造方法を説明する。

[0021]

まず、図2(a)に示すように、圧電体基板1上に平坦なレジスト膜2をスピンコート法によって成膜する(ステップS1)。圧電体基板1としては、LiTiO3、LiNbO3、水晶のような単結晶の圧電体基板や、その上に絶縁膜を形成した基板、PZT、PLZT等のセラミック圧電体からなる基板、或いは、ダイヤモンド薄膜やZnO薄膜のような薄膜を基板上に積層成膜した基板を好適に用いることができる。

[0022]

次いで、図2(b)に示すように、基板1の表面にすだれ状微細電極パターン



[0023]


型板3の材質としては、微細加工技術の最も進展しているシリコンや、シリコン基板上のシリコン酸化膜を使用すると加工が容易である。また、熱膨張率が小さくて硬いシリコンガラス、サファイア、サファイアガラスなどの石英材料を用いると、パターン転写時の温度調整条件が大幅に緩和される。更にこれらの可視光に対して透明な材質の型板を使用した場合は、基板との目合せが容易となる。或いは、型板の材質として、加工しやすい高分子樹脂を使用しても良い。この方法では、パターン転写時の温度調整条件が大幅に緩和されるため、金属素材であれば熱膨張率が小さいインバー、アンバー、コバールを使用することが望ましい。更に型板3の表面にパターン精度に影響しない程度の厚みで、或いは薄膜厚を予めパターン精度に組み入れた厚みで、疎水基を有する有機分子薄膜を形成しておくと、レジスト2から型板3を抜きやすくなる。

[0024]

次に、図2(c)のレジスト膜4を全体的にアッシングして、レジストパターン5の凹部(溝内)に残存するレジストを除去する(ステップS3)。アッシングすることで、同図(d)に示すように、レジストパターン5の溝部で圧電体基板1の表面が露出する。次いで、同図(e)に示すように、電極用の金属膜6をスパッタリングによって成膜する(ステップS4)。その後レジスト膜2と共にその上の金属膜6を剥離するリフトオフ法によって、同図(f)に示す、圧電体基板1上に微細な電極パターン7を形成した構造を得る(ステップS5)。電極パターン7の幅は通常の使用周波数から算出される波長2の1/4の値に一致させる。型板3のパターンを細かく実測し選別することにより、0.4μm未満の電極幅についても、1ナノメーター以下の精度を達成することができる。

[0025]

作製した弾性表面波素子は、ダイシングによって個々のチップに分離され、パ



[0026]

上記実施形態例では、リフトオフ法を例に挙げて説明したが、本発明の弾性表面波素子の製造方法は、これに限るものではなく、例えば、レジストを塗布する工程に先立って電極膜を堆積しておき、レジスト膜をパターニングしてレジストパターンを形成した後に、このレジストパターンをマスクとして電極膜をエッチングしても良い。

[0027]

以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の弾性表面波素子及び半導体装置の製造方法は、上記実施形態例にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した弾性表面波素子及び半導体装置の製造方法も、本発明の範囲に含まれる。

[0028]

【発明の効果】

以上説明したように、本発明の弾性表面波素子及び半導体装置の製造方法は、 予め高精度の型板を作製し、基板上に塗布したレジスト膜に型板を押し付けるこ とにより、レジスト膜を所望の凹凸を有するパターンに成型するため、高周波領 域や短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安 価に量産することができる。

【図面の簡単な説明】

【図1】

本発明の一実施形態例の弾性表面波素子の製造方法の手順を示すフローチャート。

【図2】

図1の弾性表面波素子の製造方法の製造過程を示す模式図。

【符号の説明】




- 2 レジスト膜
- 3 型板
- 4 すだれ状の微細電極パターン
- 5 レジストパターン
- 6 電極用金属薄膜
- 7 電極パターン




図面

【図1】



【図2】



【書類名】 要約書

【要約】

【課題】 使用周波数が高精度に定まった弾性表面波素子を、安価に量産する弾性表面波素子の製造方法を提供する。

【解決手段】基板上に塗布したレジスト膜2に、予め電子ビームを用いたリソグラフィー技術により高い精度の凹凸を持つように製作された型板3を押し付けて、レジストパターンを転写する。転写によって形成されたレジストパターン5上に電極用金属薄膜6を成膜し、リフトオフ法によってレジスト膜2と共に剥離する。

【選択図】 図2

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社